机译:采用CMOS技术的紧凑型随身加法器,半加法器和全加法器的低功耗减薄壁乘法器的设计
机译:基于低功耗和区域高效的半加法器选择加法器设计使用常见的布尔逻辑进行处理元素
机译:低量子成本和低功耗的纹波载波加法器和载波跳过加法器的高效设计
机译:利用AL设计低功耗高速16位平方根进位选择加法器
机译:采用65nm CMOS技术的基于时间的低功耗,低失调5位1 Gs / S闪存ADC设计
机译:用于汽车压力和温度复合传感器的信号调理IC中采用180 Nm CMOS技术的低功耗小面积符合AEC-Q100标准的SENT发送器的设计
机译:使用混合PTL / CMOS逻辑设计高性能和功率高效16位方形根部携带选择加法器